記述とは？

本章では、LSIの設計・開発に広く使用されている「ハードウェア記述言語(HDL)」の表記法について解説します。
前章で述べたように、「ハードウェア記述言語」として様々な種類が利用されていますが、ここでは国際的に広く使用されている VHDL （VHSIC Hardware Description Language）について紹介します。
説明が不足する部分が多々あると思いますが、それらについては、インターネット上の解説サイトや、参考文献に示す成書等を参照してください。
ソースコードの前半が入出力のインタフェース関係を表す entity 部、後半がそれらの論理関係を記述するarchiｔｅcｔｕｒｅ部です。
ここでは、C言語における代表的なヘッダーファイル<stdio.h>と、そのinclude文のようなものだと、解釈しておいて下さい。
buffer は、上位の階層で使用する場合にも buffer としなければならないなどの制約があります。
bit というデータタイプも1bitの型を表しますが、通常の1と0以外にハイインピーダンス等の状態をとりうる点が異なります。
次に、この半加算器を部品として使用することにより、下位からの桁上げ入力のある全加算器を設計してみましょう。
一度設計した回路（半加算器）を、部品（component）として再利用する場合の記述例を以下に示します。
入出力のインタフェース関係を表す entity 部の port 文には、3番目の入力として下位からの桁上げ（CIN）が追加されています。
なお、半加算器のVHDL (halfadder.vhd) は、このソースコードと同じディレクトリに置く必要があります。
VHDLでは、entity 部で定義した out 型の信号を、内部回路の入力として直接利用することができません。
このため、 signal で定義した信号を用いて内部の接続関係を表し、最後にこの信号を出力するような記述方法を用います。
begin に続く3行で、component で定義した半加算器（2個）と、or 回路、入出力信号の接続関係を記述します。
この例では（3 downto 0）のように、上位から定義していますが、下位から定義するときは、（0 to 3）のように記述します。
先に述べた全加算器の例と同様、今回は半加算器と全加算器を、部品（component）として使用します。
このようにして、単純な部品を component として準備し、これらを階層的に組み上げて再利用するのが、いわゆるボトムアップの設計方法です。
一方、VHDLには、算術演算やICの74シリーズに相当する機能を実現するマクロ、メモリ関連など、豊富なライブラリを登録した様々なパッケージが用意されています。
このような算術演算のパッケージを用いて、より抽象度が高く、ある意味では直感的でわかりやすいトップダウン設計を紹介しましょう。
ボトムアップ設計が、いわゆるアセンブリ言語により記述された関数群を組み合せて、高度な処理を実現する手法に例えるならば、
architecture 部では、符号のない正の5bitの入力A、Bの加算を、単純な＋（プラス）で実現しています。
一般に、ボトムアップ手法は論理ゲートやフリップフロップのレベルで設計できるので、設計者の意図を細かく反映させることが可能です。
一方、演算ライブラリ等を用いて設計した回路の場合、その性能はVHDLコンパイラの性能やライブラリの品質に依存します。
回路の専門家が、独創的なアイデアや詳細な検討に基づいて、注意深く設計すれば、(3)の手法に勝るものはありません。
しかし、VHDLのコンパイラやライブラリも、日々改良が積み重ねられており、その品質も向上しています。
動作速度に余裕のある場合、記述の容易さや、設計した回路の保守などを含めて総合的に判断すると、より抽象度の高い演算ライブラリ等を用いた方が現実的な選択と言えるでしょう。
with DIN select の構文を用いることにより、入力 DIN の値 (0～9) に応じ、7セグメントLEDの点燈すべきセグメントの位置を、直感的に記述することができます。
std_logic_vector のデータタイプは、1 と 0 以外の値（例えば Highインピーダンス等）をとりうるため、必然的に
この CNT の値として、0～9までの整数が入力されますが、回路的には 4bitの入力信号となります。
入力 ERR はキー操作のミス等があったときに、LED上にエラーに相当する "E" を表現するための信号です。
この process 文の中では、一般のソフトウェアと同じ感覚で、if や case などを用い、シーケンシャルな手順を記述することができます。
process のカッコ（）内は、センシティビティ・リストと呼ばれ、そこで記述された信号（この例ではCNT と ERR）が変化した時に、beginから始まる処理が実行されます。
ソースコードの前半は入出力関連を表し、後半はクロック CLK の立ち上りにおける入力 D の値が出力 Q に出力されるD-FFの動作を表しています。
process 文の中では、一般のソフトウェアと同じ感覚で、if 文や case 文などを用い、シーケンシャルな手順（コンカレントではない）を記述することができます。
先に述べたように、process 文のカッコ（）内は、センシティビティ・リストと呼ばれ、そこで記述された信号（上の例ではCLK）が変化した時に、beginから始まる処理が実行されます。
この例では、CLKが 0 から 1 に遷移しない限り、入力 D が変化しても出力 Q は変化しません。
次の if 文では、クロック CLK の立ち上った時点で、その後の end if 文までの処理が実行されることを示しています。
入力 EN = 1 のとき、クロック CLK の立ち上りにおけるD-FFの入力 D が、出力 Q にあらわれます。
これは、設計するレジスタ等のビット数を具体的な数字（たとえば、4 ）で示さず、WIDTH のような変数を用いて一般化する手法です。
いわゆるパラメタライズ手法とも呼ばれ、これにより汎用性のあるVHDLソースコードを生成することが可能です。
これにより、4個のD-FFの出力がすべて 1 にセットされ、その後は15クロック周期の疑似ランダムパターンを発生し続けます。
一般に、ステートマシンでは、状態図から遷移表を作成し、フリップフロップを用いて具体的な回路を設計します。
process文の中で、これらの変数名と、case文を組み合わせることにより、直感的でわかりやすいソースコードとなっています。
このように、VHDLでは、下位のゲートレベルから上位の STRUCTURE まで、幅広いレベルで記述することが可能です。
なお、VHDLにより記述できる回路設計や回路シミュレーションの範囲は極めて広く、この限られた教材の中ではとても紹介しきれません。
不足する部分が多々あると思いますが、その場合はインターネット上の解説や、下に示す参考文献を参考にして下さい。

[ 18] ハードウェア記述言語（その２）
[引用サイト]　 http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap11/index.html

従来のエージェント記述言語は, エージェントの内部メカニズムの記述を目的としてきた(図1(1)).これはAIが,知的な処理の計算モデルを追求するものであるところからきている.例えばプロダクションシステムや様相論理は,いずれもエージェント内部の計算メカニズムを説明するためのモデルであるが,実世界の応用を記述するには十分でなく,また実装をした際の計算効率が保証されない.このため,膨大な内部処理を必要とするエージェントを実装するのは現実的ではない.今日,エージェント記述言語が使われていない多くの原因は,エージェントの内部メカニズムを説明するための科学的モデルを,そのままエージェントの実装に用いようとしたことにあると思われる.
ここで提案するQは,インタラクション設計言語である.エージェントの内部メカニズムの記述を目的としたものではない.エージェント（あるいはエージェント群）に対し,人間（あるいはエージェント）が外部からどのように作用するかを表すものである.言語仕様に従ったシナリオ記述をエージェント群に与えることによって,エージェント群とのインタラクションを設計する（エージェント群にそのように振舞うことを依頼する）ものである.依頼内容はシナリオとして記述される（図1(2)）.
エージェント記述言語からインタラクション設計言語への視点の移行は,言語仕様に対し,また言語処理系に対し,大きな変化を生じさせる.Qは,エージェントがどのような言語を用いてどのように記述されているかに感知しない.例えば,エージェントが外部から「走れ」「歩け」という2つの依頼しか受け付けないのであれば,Qの言語仕様は「走れ」「歩け」の2つの構文を許すだけである.さらにその構文の意味するところは,実際に依頼を発してみなければ分からない.大きく手を振って速く走るか,ジョギングするかはエージェントによるのであり,その実装はQの記述には影響しない.従ってQには,エージェントの動作を記述する「JAVA言語呼び出し」のような,直接実行を想定した機能は存在しない.
依頼者はQを用いて,複数のエージェントのシナリオを記述することができる.従来からのプロトコル記述言語（図1(3)）との相違は,その依頼が,依頼を受ける各エージェントの全ての動作を規定するものではなく,依頼者の観点からの部分的な記述にすぎないことである.実際,エージェントは,複数のシナリオを異なる依頼者から同時に受け取ることがある.それらが矛盾していれば,全てを実行することはできない.よく出来たエージェントは,複数のシナリオを整合させるよう試み,依頼元に調整を求めるだろう.また,依頼者は訓練されたプロトコル設計者ではなく,エージェントシステムを設計する応用プログラマ（あるいはエンドユーザ）であることも本質的な違いである.従ってQ言語で書かれたシナリオには誤りが常に存在する.エージェントは,誤りのないシナリオを期待するのでなく,誤りを内包したまま頑健に動作しつづけることが要求される.

[ 19] シナリオ記述言語Q
[引用サイト]　 http://www.ai.soc.i.kyoto-u.ac.jp/Q/index_j.htm

それらのディジタルICを、プリント基板や実験で使用したブレッドボード上に実装して配線すれば論理回路の完成です。
しかし、このような論理回路の設計・製作方法は、実験や小規模な試作のレベルでしか用いられず、実際の設計・開発手法とは大きくかけ離れています。
初期のディジタルIC（例えば74シリーズの100番まで）は、単純なゲートやフリップフロップが中心でしたが、半導体技術の進歩に伴い、カウンタやシフトレジスタ、セレクタやマルチプレクサなど、より高機能で使いやすいディジタルICが開発されるようになりました。
回路技術者は、このようなICのマニュアルを参照しながら、実用的な論理回路を設計するのが一般的でした。
(1) 目標とする回路の機能を実現するのに最もふさわしいディジタルICを選択し、これらを組み合せて回路図を作成する。
(2) チェック用の基板を試作してデバッグを行い、問題なく動作することを確認した後、プリント基板等を製作してICを実装する。
1972年に登場したマイクロプロセッサは、やがてディジタル回路の設計手法にも大きな変革をもたらします。
半導体技術の進歩により、安価で使いやすいマイクロプロセッサが入手でき、これらを動作させるソフトウェアの開発環境が整備されると、それまでディジタルＩＣで実現していた機能の一部は、このプロセッサに置き換えられてゆきました。
特に、複雑な状態遷移図で表わされる制御回路（シーケンサ）等は、プロセッサに実装されるようになりました。
このような分野には、専用のＬＳＩを独自に開発したり、汎用のディジタルＬＳＩと一般のディジタルICを組み合わせる手法が用いられました。
いわゆる「Mooreの法則」により、1年半に2倍という指数関数的なスピードで、半導体の集積度は向上してゆきました。
数多くのディジタルICを、1つの半導体チップ（LSI）に収めることができれば、小型化が図れるだけでなく、動作速度の向上や消費電力の低減を実現することができます。
回路の設計にはCAD（Computer Aided Design）システムが導入され、機能ごとに階層構造化して設計する手法が用いられました。
また、回路のデバッグや検証のため、CADによる論理シミュレーションも広く用いられ、開発期間も短縮されるようになりました。
しかし、数十万ゲートを越える大規模LSIの時代になると、回路図の枚数が膨大な量に膨れ上がり、それらのCAD入力やデータ管理等に支障をきたす事例が頻繁に発生するようになりました。
これに伴い、回路図を用いずに、大規模なLSIを効率的に設計する手法について様々な検討が進められ、HDL等の具体的な手法として提案されるようになりました。
マイクロプロセッサのように、品種は少なくても大量に製造する場合は、専用のLSIを開発するのが有利です。
しかし、少量しか生産しない用途では、膨大な開発コストがかかる専用LSIを開発することは現実的ではありません。
このデバイスの内部には、EEPROMやヒューズROM、SRAMなどのメモリが内蔵され、内部の結線状態等をこれらのメモリに保存します。
このPLDのプログラミングには、回路図ではなく、PALASMやABEL等のような論理式に相当する簡単な言語が使われていました。
最近では、FPGAの高速化、大容量化、低コスト化に伴い、家電製品や通信分野をはじめとする様々な領域に導入されています。
回路図の枚数が膨大な量に膨れ上がり、それらをCADに入力したり修正する作業は、必ずしも効率の良いものとは言えませんでした。
しかし、その枚数が極端に増えると、必ずしも使い勝手の良いものではなく、コンピュータ処理にも向いていないことが明らかになってきました。
さらに、合成した論理をチェックするためのシミュレーション方法等についても、詳細に記述できるようになりました。
がありますが、その高い記述能力によりトップダウンの設計も可能となり、開発期間の短縮に効果を上げています。
ハードウェア記述言語の種類により、具体的な記述方法はそれぞれ異なりますが、基本的には同じ論理式に対応する入出力の関係を表しています。
前節で述べたように、ハードウェア記述言語（HDL）は、大規模な回路を設計する場合の回路図の限界を解消するために、考案された手法です。
ソフトウェアの分野で、アセンブリ言語から高級言語へと発展したように、HDLも、下はゲートレベルから
例えば、トップダウン設計で、上位のビヘイビアレベルのみ記述するだけで、全体を通したデバッグを早い
上位のデバッグを完了した後、下のレベルを記述することにより、設計期間の短縮が可能となりました。
回路の記述だけでなく、合成した論理を検証するためのシミュレーション方法を記述することができます
このパラメタライズとは、8ビットのレジスタと16ビットのレジスタを設計するときに、レジスタ数のビット幅を
パラメータで与えることにより、8ビットでも16ビットのどちらでも使えるような汎用性のある回路をHDLで記述
このような手法を活用すれば、ビット数にかかわらず、１つのソースコードで対応することが可能になります。
具体的な回路はHDLで記述し、上位の階層でその回路をシンボリックな回路図で表現する例は数多く用いられています。
米国ALTERA社により開発された言語。同社から無償の開発ツール（MAX-PLUSⅡ）が提供されています。
ソフトウェアでは、単一のCPUで動作するため、特殊な例を除いて同時に複数の処理をすることはできないからです。
(1) の場合、前半で Dフリップフロップを記述し、後半でそれらを4個組み合せて、カウンタを構成しています。
このように、VHDLでは、下位のゲートレベルから上位のRTLまで、幅広いレベルで記述できることを示しました。
ソフトウェアの領域で、高級言語ではどうしても記述できない部分には、アセンブリ言語が用いられることがあります。
HDLにおいても、高速性が極限まで要求される部分には、細部まで設計者の意図が反映できるゲートレベルでの記述が欠かせません。
また、ゲートレベルの論理回路が設計でき、それらの詳細な動作がイメージできる能力や経験、勘が、上位のRTLで設計した回路のデバッグに役立つことがあります。
例えば、一定の信号パターンを繰り返し発生させる場合、それらの処理を開始する部分と、終了する部分でバグが発生する確率が高くなります。
チェックするパターンを絞り込んだり、バグのある場所を特定するときに、ゲートレベルの論理回路を設計した時の経験が、役に立つことが多いのです。

[ 20] ハードウェア記述言語（その１）
[引用サイト]　 http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap10/

標準入力(stdin)、標準出力(stdout)、標準エラー出力(stderr)のファイル記述子の概念図
ファイル記述子（File Descriptor）とは、プログラミングにおいてファイルへの参照を抽象化したキーである。ファイルディスクリプタあるいはFDとも呼ばれる。Microsoft Windowsでは、「ファイルハンドル」という用語がほぼ相当するが、技術的には異なるオブジェクトである。
POSIXでは、ファイル記述子は整数であり、詳述すれはC言語の int型である。POSIXでは、全てのプロセスが持つべき3つのファイル記述子を定義している（デーモンなどはその限りではない）。
一般にファイル記述子は、オープン中ファイルの詳細を記録しているカーネル内データ構造（配列）へのインデックスである。POSIXでは、これをファイル記述子テーブルと呼び、各プロセスが自身のファイル記述子テーブルを持つ。ユーザーアプリケーションは抽象キーをシステムコール経由でカーネルに渡し、カーネルはそのキーに対応するファイルにアクセスする。アプリケーション自身はファイル記述子テーブルを直接読み書きできない。
UNIX系システムでは、ファイル記述子がファイルだけでなく、ディレクトリ、ブロックデバイスやキャラクターデバイス（スペシャルファイルとも呼ぶ）、ソケット、FIFO（名前付きパイプ）、名前なしパイプなどのカーネルオブジェクトを汎用的に参照するのに使われる。
C標準I/Oライブラリのファイルハンドル（FILE *）は技術的にはそのライブラリが管理するデータ構造へのポインタである。そのような構造体は、UNIX系システムでは一般に低レベルのファイル記述子（同じオブジェクトを指すもの）を含んでいる。ファイルハンドルはこのような上位層のコンセプトであるため、ファイル記述子と同一視はできない。
Microsoft Windowsカーネルでは、ファイル記述子と同様であるが、より汎用的な機構によりファイルオブジェクトを含むさまざまなカーネルオブジェクトをハンドルとして識別子に関連づける枠組が採用されている。特にファイルを表すカーネルオブジェクトに関連づけられたハンドルを「ファイルハンドル」と呼ぶが、これはPOSIXにおけるファイル識別子とほぼ同等の役割を担うものと解釈することができる。このファイルハンドルは、前述のC標準ライブラリのファイルハンドルとは異なるさらに低レベルな構造を指す用語であるが、記述上は同一のため、混乱を生じることがある。
マイクロソフトのCランタイムライブラリ (CRT)は、C標準I/Oライブラリとは別に、UNIX互換関数群として、ネイティブのファイルハンドルをPOSIX的な整数のファイル記述子に変換して扱う機能を持っている。
最近のUNIX系システムが提供するファイル記述子関連の操作（システムコールとライブラリ関数）は以下の通りである。
fchdir(): プロセスのカレントディレクトリを指定されたファイル記述子の示すディレクトリに変更する。
UNIXのファイル記述子は、一種のケイパビリティである。sendmsg() システムコールを使うとプロセス間でファイル記述子をやり取りすることができる。つまり、UNIXのプロセスが持つファイル記述子テーブルは「ケイパビリティリスト(C-list)」の実例と見ることもできる。
この「ファイル記述子」はコンピュータに関連した書きかけ項目です。この記事を加筆して下さる人を求めています（Portal:コンピュータ）。

中島知子関連についての情報

記述とは？

お気に入り